

А.В. ШОСТАК, канд. техн. наук, доц. НАУ «ХАИ»

Ю.И. ДОРОШЕНКО, канд. техн. наук, доц. НТУ «ХПИ»

ОБЗОР АРХИТЕКТУР ЦИФРОВЫХ СТЕКОВЫХ ФИЛЬТРОВ СИГНАЛОВ И ИЗОБРАЖЕНИЙ, ПРИГОДНЫХ ДЛЯ АППАРАТНОЙ РЕАЛИЗАЦИИ НА ОСНОВЕ ПЛИС

У статті розглянуті архітектури для побудови ефективних цифрових фільтрів – стекових, що базуються на свойствах порогової декомпозиції та стека для позитивних булевих функцій (ПБФ), та широко застосовуються для цифрової обробки сигналів та зображень та дослідження нелінійних цифрових фільтрів. Проведено порівняльний аналіз різних типів архітектур. На основі аналізу висунуті пропозиції щодо застосування розглянутих архітектур стекових фільтрів.

Stack filters' architectures based on the edge decomposition and stacking properties for Positive Boolean Functions (PBF) are considered in article. Ones are widely used for signal and image processing and studies nonlinear digital filters. Comparative analysis of the stack filters' architectures is worked out. Stack filters' architectures selection have been carried out on the basis of analytically investigations.

Анализ типов архитектур стековых фильтров, используемых в современных реализациях нелинейных цифровых фильтрах на ПЛИС показал, что используются архитектуры, основанные на следующих принципах[1]:

- пороговой декомпозиции и зеркальной пороговой декомпозиции;
- бинарного улучшения;
- сжатие диапазона входных данных;
- параллельной архитектуры.

Архитектура пороговой декомпозиции реализует в чистом виде идею разложения входных сигналов на уровни и восстановления выходного сигнала на основании свойств пороговой декомпозиции и накопления и подробно описана.

Достоинством данного варианта реализации является простая архитектура фильтра, которая обладает высокой степенью параллельности и легко масштабируется под заданное число уровней декомпозиции.

Также данная архитектура способна реализовывать все виды стековых фильтров (с различными ПБФ на разных уровнях), в отличие от других архитектур, которые могут реализовывать только гомогенные стековые фильтры.

Однако этот вариант реализации весьма громоздок, так как число уровней, а соответственно и бинарных фильтров, и входов сумматора удваивается для каждого дополнительного бита во входном отсчете.

Архитектура зеркальной пороговой декомпозиции в своей основе также содержит 3 блока архитектуры пороговой декомпозиции,

но блок пороговой декомпозиции основан на зеркальной пороговой декомпозиции (ЗПД), которая с недавних пор применяется и в качестве мощного инструмента изучения теоретических свойств стековых фильтров. В отличие от традиционной пороговой декомпозиции, ЗПД генерирует два набора $2M$ бинарных векторов – основной и зеркальный [2].

Достоинствами фильтров данного класса является легкая реализуемость фильтра, т.к. необходимы только инкремент, декремент и операция сравнения и если построить на основе ЗПД адаптированный стековый фильтр, то его скорость значительно превышает скорость других фильтров.

Фильтр, построенный на основе **архитектуры бинарного улучшения**, использует алгоритм двоичного поиска (дихотомии) для ускорения процесса фильтрации. Такой подход уменьшает степень параллелизма архитектуры, но за счет увеличения времени задержки позволяет использовать конвейерную обработку данных.

Алгоритм двоичного поиска хорошо применим к сигналам, разбитым на уровни пороговой декомпозиции, так как они упорядочены уже по определению. Область поиска (вектор из n бит) последовательно делится пополам до тех пор, пока, не обнаружится векторный порог (позиция, в которой происходит переход из «1» в «0»), чье значение и является результатом фильтрации [3].

Такая архитектура позволяет отфильтровать n бит данных за n этапов.

Архитектура сжатия диапазона входных данных, использующая идею сжатия диапазона входных данных (range compression) была предложена для сокращения полного размера фильтра. Если обрабатывать только те потоки битов, которые соответствуют максимальным значениям выборки в текущем окне, то это позволит сократить количество ПБ функций от $2^n - 1$ до числа отсчетов в окне.

Вследствие этого архитектура становится более масштабируемой, так как не происходит экспоненциальный рост числа пороговых уровней декомпозиции [3].

Однако для данной архитектуры требуется попарное сравнение амплитуд каждого отсчета в текущем окне, что требует использования компараторов, при котором увеличиваются временные и аппаратные затраты.

Параллельная архитектура стековых фильтров использует схему модифицированной пороговой декомпозиции.

Сложность реализации при параллельной архитектуре подобно архитектуре сжатия диапазона данных становится пропорциональна размеру окна фильтра. Но в отличие от предыдущей архитектуры количество компараторов уменьшено до $L-1$, где L – размер окна фильтрации одномерного сигнала [4].

При выборе архитектуры реализации стекового фильтра на основе ПЛИС, нужно учитывать следующие ограничения.

Архитектура пороговой декомпозиции реализует в чистом виде идею разложения входных сигналов на уровни и восстановления выходного сигнала на основании свойств пороговой декомпозиции и накопления. Но простота архитектуры усложняется объемом схемы, так как число уровней, а соответственно и бинарных фильтров, и входов сумматора удваивается для каждого дополнительного бита во входном отсчете. Применение различных модификаций блока пороговой декомпозиции, в частности **зеркальная пороговая декомпозиция**, позволяют ускорить работу фильтра, но проблема экспоненциального роста количества уровней остается неразрешенной.

Одним из способов упрощения реализации является применение **архитектуры бинарного улучшения**. При этом уменьшается степень параллелизма архитектуры, но за счет увеличения времени задержки позволяет использовать конвейерную обработку данных. Достоинством является сокращение числа модулей вычисления ПФ с $2^n - 1$ до n , но при этом необходимы дополнительные аппаратные затраты и увеличивается время работы на дополнительные временные задержки.

Архитектура сжатия диапазона данных в свою очередь обрабатывает только те потоки битов, которые соответствуют максимальным значениям выборки в текущем окне, это позволяет сократить количество ПФ функций от $2^n - 1$ до числа отсчетов в окне. Но также как и архитектура бинарного улучшения увеличиваются аппаратные затраты, что затрудняет применение данных архитектур.

Параллельная архитектура имеет различные модификации, рассмотренная выше параллельная архитектура сокращает аппаратные затраты, по сравнению с предыдущими архитектурами и является высокоэффективной в реализации стековых фильтров, но вопрос сокращения аппаратных и временных задержек все так же остается актуальным.

В качестве направления дальнейших исследований перспективным представляется модификация существующих и создание новых архитектур цифровых стековых фильтров для обработки сигналов и изображений для уменьшения аппаратных и временных затрат, а также их масштабируемости.

Список литературы: 1. *Neil Woolfries, Patrick Lysaght and other*, Fast Adaptive Image Processing in FPGAs Using Stack Filters. Lecture Notes In Computer Science, 1998. – Vol. 1482, pp.406-410. 2. *Jose L.Paredes, Gonzalo R. Arce*, Optimisation of Stack Filters based on Mirrored Threshold Decomposition – IEEE Transactions on Signal Processing, 2001. – Vol. 49, №6, pp. 1179-1188. 3. *Neil Woolfries, Patrick Lysaght and other*, Fast implementation of non-linear filters using FPGAs. – IEEE Colloquium on Non-Linear Signal and Image Processing, 1998 – London, UK, pp.13-15. 4. *M.J.Avedillo, J.M.Quintana*, A Practical Parallel Architecture for Stack Filters. – Journal of VLSI Processing, 2004 – Vol. 38, pp. 91-100.

Поступила в редакцию 10.03.2011